主页 > 手机 >

总线-AXI

手机
2025-09-09 01:39:02

是什么？ AXI（Advanced eXtensible Interface）是片内总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分

为什么？

SoC集成电路设计中集成的组件数量迅速增长，例如处理器、存储器、外设以及各种类型的IP核。

要一个高效、灵活的总线协议管理SoC集成电路组件间的通信

AXI协议提供了诸如突发传输、未排序传输、支持多并发传输等先进特性

AXI协议使用分离的地址/控制和数据阶段，允许在不牺牲性能的前提下实现更好的数据流控制

怎么做？

核心本质就是一个片内总线协议

接口应用 AXI4中的限制是最多256个数据传输的突发事务。AXI4-Lite只允许每个事务进行1个数据传输

三种总线 AXI4：（For high-performance memory-mapped requirements. AXI4-full）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输；

AXI4-Lite：（For simple, low-throughput memory-mapped communication ）是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。

AXI4-Stream：（For high-speed streaming data）面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。

三种接口

AXI-GP接口（4个）：是通用的AXI接口，包括两个32位主设备接口和两个32位从设备接口，用过改接口可以访问PS中的片内外设。AXI-HP接口（4个）：是高性能/带宽的标准的接口， PL模块作为主设备连接（从下图中箭头可以看出）。主要用于PL访问PS上的存储器（DDR和On-Chip RAM）AXI-ACP接口（1个）：是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设， PS端是Slave接口。

ZYNQ中AXI-Stream

在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，但PS与PL之间的接口却只支持前两种

AXI-Stream只能在PL中实现，不能直接和PS相连，必须通过AXI-Lite或AXI4转接

AXI-DMA：AXI-HP<---->AXI-Stream

AXI-FIFO-MM2S：AXI-GP<----->AXI-Stream

AXI-DataMover：AXI-HP<---->AXI-Stream，完全由PL控制的，PS是完全被动的

AXI-VDMA：AXI-HP<---->AXI-Stream，专门针对视频、图像等二维数据的

AXI-CDMA ，由PL完成的将数据从内存的一个位置搬移到另一个位置，无需CPU来插手

五种通道与信号读地址通道（Read Address Channel）写地址通道（Write Address Channel）读数据通道（Read Data Channel）写数据通道（Write Data Channel）写响应通道（Write Response Channel）

ARADDR, AWADDR: 读地址写地址ARPROT, AWPROT: 读保护类型写保护类型WDATA, RDATA: 写数据读数据ARVALID, AWVALID, WVALID: 读地址有效写地址有效写数据有效ARREADY, AWREADY, WREADY: 读地址就绪写地址就绪写数据就绪BRESP, RRESP: 写响应读响应WSTRB 写选通（strobe）。这个信号指示内存中要更新的字节位置。写数据总线的每8位都有一个写选通。因此，WSTRB[n]对应于WDATA[(8 × n) + 7:(8 × n)]，即每一位选通自己对应的Byte

连接单个AXI主（master）从（slave）之间的接口多个Master和Slave之间的内存映射可以通过Xilinx AXI Interconnect IP 和 AXI SmartConnect IP 连接

基本事务

突发读

重叠突发读

突发写

文档链接说明

参考文档深入AXI总线设计：FPGA高效通信的5大秘技 - CSDN文库

参考文档 AXI 总线详解-CSDN博客

参考文档 AXI总线基础教程：7步带你从零理解AXI协议 - CSDN文库

参考文档 AXI4协议学习：架构、信号定义、工作时序和握手机制-CSDN博客

参考文档 zynq_AXI接口_笔记-CSDN博客

标签：